芯准AS6802开源原型系统(1)—— 系统简介与验证说明

为更好地研究和学习时间敏感网络技术,湖南华芯通实现了基于FPGA的全硬件“芯准”AS6802时间同步原型系统,并建立了验证环境,深入分析和验证了AS6802的时间同步特性。 现将推出系列文章,对芯准AS6802时间同步原型系统进行详细介绍。 芯准AS6802开源原型系统   一、AS6802时间同步节点总体架构 AS6802时间同步节点采用FPGA纯硬件实现,总体实现架构如图1所示。 图1 芯准A
相关文章
相关标签/搜索