1、Creat a new project,generate a new DDR3 IP,Close Project.react
2、打开工程文件下的 X_example_design-->simulation-->generate_sim_example_design.qpf,运行TCL脚步文件里的verilog文件io
3、Open modelsim,change direaction to 工程文件下的X_example_design-->simulation-->verilog-->mentormodel
4、do run.doim