TestBench中的timescale 时间延迟与时间精度

在Verilog HDL 模型中,全部时延都用单位时间表述。使用`timescale编译器指令将时间单位与实际时间相关联。该指令用于定义时延的单位和时延精度。`timescale编译器指令格式为:` timescale time_unit / time_precision 。其中,time_unit 和time_precision 由值1、10、和100以及单位s、ms、us、ns、ps和fs组成
相关文章
相关标签/搜索