计算机组成原理（2）

第四章 时序逻辑设计 引言 锁存器与触发器 双稳态电路 SR锁存器 D锁存器 D触发器 寄存器 同步逻辑设计 有限状态机 基本概念 有限状态机设计实例 状态编码 Moore型状态机和Mealy型状态机 状态机的分解 由电路图导出状态机 时序逻辑中的时序问题 动态约束 输入时序约束 输出时序约束 系统时序 总结 时序逻辑模块 寄存器always_ff 锁存器 always_latch 阻塞/非阻塞赋

>>阅读原文<<