异步FIFO设计与实现
转载网址：http://blog.sina.com.cn/s/blog_6592e7700100x68n.html#cmt_3255991 异步FIFO是一种先进先出电路，用在需要实时数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。异步FIFO与同步FIFO最大的不同在于异步FIFO读写时钟不同，通常异步FIFO用来做数据的时钟域转换，FIFO设计中难度最大的地方在FIFO的空满
相关文章
- 1. 异步FIFO设计
- 2. 同步fifo与异步fifo
- 3. 异步fifo设计总结
- 4. 异步fifo的设计(FPGA)
- 5. 异步fifo的设计（一）
- 6. 异步fifo的设计（三）
- 7. 异步FIFO的FPGA实现
- 8. 一种异步FIFO实现
- 9. 异步FIFO的verilog实现
- 10. 读书笔记------------------异步FIFO设计
- 更多相关文章...
- • Web 创建设计 - 网站建设指南
- • 移动设备 统计 - 浏览器信息
- • Spring Cloud 微服务实战(三) - 服务注册与发现
- • ☆基于Java Instrument的Agent实现
相关标签/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
欢迎关注本站公众号,获取更多信息
相关文章
- 1. 异步FIFO设计
- 2. 同步fifo与异步fifo
- 3. 异步fifo设计总结
- 4. 异步fifo的设计(FPGA)
- 5. 异步fifo的设计（一）
- 6. 异步fifo的设计（三）
- 7. 异步FIFO的FPGA实现
- 8. 一种异步FIFO实现
- 9. 异步FIFO的verilog实现
- 10. 读书笔记------------------异步FIFO设计