PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB布局指南

PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB布局指南 1.携带高速数字信号或时钟的走线长度应最小化。 高速数字信号和时钟通常是最强的噪声源。这些走线越长，从这些走线中吸收能量的机会就越大。还要记住，环路面积通常比走线长度更重要。确保在每条走线附近都有一条良好的高频电流返回路径。 2.应尽量减少直接连接到连接器的走线（I / O走线）的长度。

>>阅读原文<<