Xilinx Vertex5 DDR2 SDRAM IP核仿真教程

时间 2020-12-25

标签 Xilinx FPGA DDR2 SDRAM IP核繁體版

原文原文链接

在项目中使用Xilinx DDR2 SDRAM IP核之前，首先对该IP核进行仿真以了解IP核的时序和工作方式。本人最近在使用Vertex5 版本的ddr2 SDRAM核，并使用ISE14.7版本生成；仿真工具使用modelsim SE.虽说官方有文档告诉我们如何进行仿真该IP核，但是具体到实践中还是走了不少弯路，写此博客的目的就是将仿真该IP核的过程记录下来，防止自己以后遗忘，同时如果能给看到

>>阅读原文<<

1. Alreta DDR2 IP 核仿真测试
2. Xilinx RS编码IP核仿真验证
3. modelsim 独立仿真 Xilinx IP核
4. Modelsim中仿真IP核
5. 【SDRAM/DDR】之六从SDRAM到DDR2
6. 使用Modelsim独立仿真Altera及Xilinx IP核
7. 用modelsim仿真xilinx RAM IP核的方法
8. modelsim 仿真 altera ip 核
9. Inter FPGA FIFO IP 核仿真
10. XILINX DDR4 SDRAM（MIG）笔记
更多相关文章...
• Maven 教程 - Maven教程
• Lua 教程 - Lua 教程
• Java 8 Stream 教程
• YAML 入门教程