FPGA优化之高扇出

Fanout即扇出，模块直接调用的下级模块的个数，如果这个数值过大的话，在FPGA直接表现为net delay较大，不利于时序收敛。因此，在写代码时应尽量避免高扇出的情况。但是，在某些特殊情况下，受到整体结构设计的需要或者无法修改代码的限制，则需要通过其它优化手段解决高扇出带来的问题。以下就介绍 三个这样的方法：  　　首先来看下面这个实例，如图1所示为转置型FIR滤波器中的关键路径时序报告，在D

>>阅读原文<<