FPGA学习嵌入式硬件最小系统搭建（二）（RAM，system_id及PIO等）

时间 2020-12-30

标签 FPGA fpga nios verilog 嵌入式经验分享繁體版

原文原文链接

FPGA学习嵌入式硬件最小系统搭建（二）（RAM，system_id及PIO等）上篇NIOS处理器设置中未提到时钟设置，一般在定制个人的NIOS系统之前，需要配置系统时钟，因为开发板上的晶振是50MHz，输入给系统的时钟就是外部晶振的时钟频率，因此这里设置为50MHz。有两种设置方法。由上图可知，第一种直接双击clk_0，修改系统时钟，第二种是点击clock settings，在这里修改系统时

>>阅读原文<<