FPGA上电后IO默认状态

问题来源:fpga配置时的管脚状态 关于这个问题，好像网络上面有很多人问，但是eetop这个话题不多。 大多数的回答是：配置的时候所有的管脚默认是Z态。这个说法到底对不对呢？ 下面我谈谈自己使用的几款新品的情况。项目背景：开关信号发射机。初始状态要求IO信号都是低电平，来自控制DSP的发射控制信号触发IO开关信号的产生。 上电的时候不能有高电平，否则引起发射机状态不稳，会产生问题。 （1）Virt

>>阅读原文<<