DDR3基本概念6 - Write leveling(写入均衡)

为了提供更好的信号完整性,DDR3的memory controller可使用write leveling来调整DQS差分对和CK差分对的相对位置,利用DQS差分对路径上的可调整延时来达成该目的。spa    对于简单的运用,好比on-board DDR memory,而且仅有一颗DDR内存的状况下能够考虑不须要作write leveling。 blog    T型布线,以下图。该布线方式同步切换噪
相关文章
相关标签/搜索