数电实验九：计数器的设计

数字电子技术实验报告 实验题目：计数器的设计 预习报告 内容一 使用JK触发器设计一个16进制异步减法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。 JK触发器功能/真值表 CP时钟 J K 工作状态 Q+ Q + ↓ ↓ 0 0 保持 Q ↓ ↓ 0 1 置零 0 ↓ ↓ 1 0 置一 1 ↓ ↓ 1 1 翻转 Q¯¯¯¯ Q ¯ 用Proteus设计电路，并运行仿真 如图， A0…A

>>阅读原文<<