Xilinx FPGA中RS编码IP核之Generator Start

时间 2020-08-07

标签 xilinx fpga 编码 generator start 栏目字符编码繁體版

原文原文链接

前一阵子，学习如何调用ISE中RS编码的IP核，进行信息序列的编码，多亏了有现成的IP核，大大减轻了工做量，因而便翻起了RS编码的Datasheet，发现用起来还蛮简单的，直到编了一段代码测试完，发现编码后的符号和MATLAB中RS编码函数输出的结果不同，找了一天没发现两种结果不一致的缘由出如今哪，直到对RS码的编码过程作了一点了解以后，才找到了缘由。函数 1. RS编码简介

>>阅读原文<<

1. Xilinx RS编码IP核仿真验证
2. xilinx IP核之ROM
3. Xilinx Uartlite IP核的使用
4. Xilinx IP核专题之PLL IP核介绍（Spartan-6）
5. 关于XILINX FPGA FFT IP核的学习笔记
6. Xilinx VIVADO中DDR3 IP核的使用（3）
7. Xilinx VIVADO中DDR3 IP核的使用（1）
8. Xilinx IP核使用(一)--FIFO
9. Xilinx DDS IP核调用（1）
10. xilinx cordic ip核的使用
更多相关文章...
• XML 编码 - XML 教程
• RSS 元素 - RSS 教程
• Scala 中文乱码解决
• C# 中 foreach 遍历的用法