Xilinx 7系列FPGA收发器架构之发送器(TX)(九)

引言:本章继续介绍7系列FPGA收发器TX结构,通过本文可以学习以下内容: TX时钟输出控制结构 TX配置驱动器结构 1.TX时钟输出控制结构 1.1概述 TX时钟分频器控制模块有两个主要的组件:串行时钟分频器控制模块和并行时钟分频器及选择器控制。图1给出了时钟分频器和选择器详细的结构。 图1、时钟分频器和选择器详细的结构 在图1中,注意一下几点: [1]. TXOUTCLKPCS和TXOUTCL
相关文章
相关标签/搜索