SystemVerilog Assertion应用指南学习笔记

SystemVerilog Assertions 应用指南学习笔记（一） 断言 什么是断言？ 为什么使用SystemVerilog Assertion（SVA）？ SVA术语 SVA中定义了两种断言：即时断言和并发断言 并发断言 即时断言 SVA块 举个例子：如下所示，就是一个property里如何嵌套sequence 边沿定义的序列 举例： 逻辑关系的序列 序列复用 时序关系的序列 需要注意：序

>>阅读原文<<