（计算机体系结构）第5章 CPU设计与实现

目录 5.3 多级时序系统（X86） 指令周期 控制方式 多级时序系统实例分析 5.4 MIPS CPU的简单实现 处理器的指令字长 处理器功能及指令系统定义 指令执行 性能分析 5.3 多级时序系统（X86） 指令周期 指令周期：取出并执行一条指令所需的全部时间 指令周期数据流 取值周期数据流 PC->MAR 1->R M(MAR) ->MDR PC + 1 -> PC MDR -> IR OP

>>阅读原文<<