Xilinx中解决高扇出的三种方法

Fanout，即扇出，指模块直接调用的下级模块的个数，若是这个数值过大的话，在FPGA直接表现为net delay较大，不利于时序收敛。所以， 在写代码时应尽可能避免高扇出的状况。可是，在某些特殊状况下，受到总体结构设计的须要或者没法修改代码的限制，则须要经过其它优化手段解 决高扇出带来的问题。如下就介绍三个这样的方法： 如图1所示为转置型FIR滤波器中的关键路径时序报告，在一些转置型结构

>>阅读原文<<