串口回环测试思考

　　这两天测试FPGA串口发送接收时，按照彬哥书上，搭建串口回环测试，但是自己写的模块总是相邻两个字符丢失一个字符，使用Modelsim功能仿真，发现了一些问题，记录在此。 　　如果是按照过采样的方法设计的串口发送与接收模块，那么在PC向FPGA连续发送字符时，可以想象的到，每10个字符间隔（1 start+8bits+1 stop），接收模块就会产生一个接收标志rx_flag。回环测试时，由于发

>>阅读原文<<