【verilog】九、UDP

时间 2021-07-13

标签 verilog 繁體版

原文原文链接

-UDP：用户自定义原语（User-defined Primitive），自成体系，UDP中不能调用其他原语或模块。 UDP有两种类型： 1、表示组合逻辑的UDP：输出仅取决于输入信号的组合逻辑； 2、表示时序逻辑的UDP：下一个输出值不但取决于当前的输入值，还取决于当前的内部状态。输出端口必须被声明为reg类型。电平敏感的状态表输入项，优先级高于边沿敏感的状态表输入项； -组成：关键字

>>阅读原文<<

1. Verilog中的UDP
2. Netty 系列九（支持UDP协议）.
3. Verilog 1995 VS Verilog 2001
4. Verilog-1995 VS Verilog-2001
5. Verilog HDL、Verilog-A、Verilog-AMS笔记
6. Verilog
7. 大话Verilog-Verilog入门（三）
8. 大话Verilog——Verilog入门（一）
9. verilog：可综合的verilog
10. verilog与system verilog的关系
更多相关文章...
• UDP协议简介 - TCP/IP教程
• UDP报文格式详解 - TCP/IP教程
• RxJava操作符（九）Connectable Observable Operators
• NewSQL-TiDB相关