Verilog 并行数据流转换为一种特殊串行数据流模块的设计

模块M0 `timescale 1ns/100ps `define clk_cyc    50 module sigdata(rst,data,sclk,ack); input        ack; output        rst; output    [3:0]    data; output        sclk; reg        rst; reg        sclk; re

>>阅读原文<<