如何减少FPGA工程编译时间

FPGA的调试过程是一个迭代过程，会不断的发现bug，然后编译，再调试。调试过程中最耗时间的可能往往是编译，即使是一个小的改动都需要对工程进行一次重编译，所以如何减少工程编译时间是提高工作效率的关键之一。 主要可以通过以下几个方面减少编译时间，电脑配置、文件引用、增量编译和编译策略。 1 电脑配置 电脑配置越好，编译时间越短，这一点是毋庸置疑的。 另外需要注意的是，在编译的时候尽量关闭其他占用CP

>>阅读原文<<