基于FPGA的千兆以太网的实现（4）

FPGA发送图片到PC机并用MATLAB显示 项目简述 UDP组包时序及实现 UDP组包时序 UDP组包代码设计 校验码模块的设计及实现 检验码模块时序图的设计 检验码模块的代码设计 CRC模块的设计及代码实现 整个项目工程代码 实验结果 总结 项目简述 本次实验咱们将利用咱们千兆网的第一个项目继续学习，在千兆网接收的基础上再加上千兆网发送模块。为了方便你们的学习，在前面咱们已经讲解了UDP与IP

>>阅读原文<<