Altera内部结构（五）：Cyclone IV芯片结构之时钟网络

时钟网络 时钟网络，用于将时钟的输出接到各个LAB、M9K、嵌入式乘法器等，相当于公路，连接各个城镇。 Cyclone IV GX 器件提供了多达 12 个专用时钟管脚 (CLK[15…4])，以用于驱动全局时钟 (GCLKs)。Cyclone IV GX 器件的每一侧 ( 左侧除外 ) 支持四个专用时钟管脚，这些时钟管脚能够驱动高达 30 个 GCLK。 Cyclone IV E 器件提供了多达

>>阅读原文<<