Altera PLL IP核四种工作模式介绍

时间 2020-12-25

原文原文链接

在例化PLL IP核时，有四种工作模式： 1、标准模式在标准模式下，PLL对GCLK网络所产生的延迟进行完全补偿。标准模式中的内部时钟是与输入时钟管脚相位对齐的。在此模式中，外部时钟输出管脚会产生相对于时钟输入管脚的相位延迟。因此，这种模式一般用于产生FPGA内部用时钟，但一般不将时钟输出给FPGA外部使用。标准模式下PLL时钟之间的相位关系如下图所示。 2、源同步模式如果数据和时

>>阅读原文<<

1. 31.Altera PLL ip核的调用
2. Xilinx IP核专题之PLL IP核介绍（Spartan-6）
3. Intel Altera PCIE IP介绍
4. modelsim 仿真 altera ip 核
5. lvs四种工作模式简介
6. ALTERA DDRII IP核使用
7. 【RabbitMQ】工作模式介绍
8. FPGA实现IP核之PLL实验
9. Vivado中PLL IP核例化
10. FPGA学习-7-PLL IP核
更多相关文章...
• IP协议的工作方式 - TCP/IP教程
• Git 工作流程 - Git 教程
• 委托模式
• RxJava操作符（四）Combining