实例化电路模块并互联

实例化电路模块并互联 Verilog代码的重要功能之一是实例化电路模块，并且对这些模块进行布线连接 每个被实例化的Verilog module 就如同某个型号的芯片， 每对该module的一次实例化，就如同使用了一次该芯片。 同样，把各个实例化的module的信号连接起来，就如同在电路元件之间用导线进行互联一样。 以下代码演示了在顶层模块中，把一个加法器实例化了2次。 2个加法器实例对象的输入输出

>>阅读原文<<