LocalBUS总线读写寄存器的Verilog代码实现（一）

LocalBUS总线读写寄存器的Verilog代码实现（一） 应用背景 注意事项 应用背景 在FPGA内部，常常须要实现一些寄存器功能，这些寄存器能够经过外部的localbus并行总线或其它串行总线来访问。本文所设计的模块先考虑并行状况，针对串行总线的状况，须要增长另外的串转并模块，请参阅其它博文。 模块所涉及的信号主要是地址、双向数据、片选、读、写，用到的知识就是数字电路里的译码器，地址总线上送

>>阅读原文<<