xilinx FPGA 固化代码流程

Xilinx VIVADO固化流程 纯verilog工程,不涉及SDK代码的固化流程: 综合,实现,生成比特流后,点击Tools—Generate Memory Cinfiguration File… 如图,选择所用FLASH的类型,设置生成mcs文件名,选择生成的比特流文件,文件保存路径自动显示为如图。 板子上电,连好JTAG,Open Target后,点击Add Configuration M
相关文章
相关标签/搜索