DDR读写简介及相关

DDR总线的体系结构如下：                       其中DQS是源同步时钟，在接收端使用DQS来读出相应的数据DQ，上升沿和下降沿都有效。DDR1总线，DQS是单端信号，而DDR2&3, DQS则是差分信号。DQS和DQ都是三态信号，在PCB走线上双向传输。CK是地址/命令时钟，是单向信号。 DDR总线读写时序如下：                     读操作时，DQS信号

>>阅读原文<<