mips 精确异常和延时槽

转载：http://blog.chinaunix.net/uid-26817832-id-3146408.html 一、非精确异常 在多发射乱序执行的流水线 CPU 上，从指令进入流水线到异常事件的发生，期间要经过若干流水级，此时 PC 的值已指向其后的某条指令，在实现非精确异常的 CPU 上就把此时的 PC 值作为引起异常指令的所在（为了表达的方便，记为 eptr）。 简单地说就是 eptr 的

>>阅读原文<<