fpga中的input delay 该如何利用vivado设置，使用（1）第五天

问题：该怎么确认输入的最小和最大延迟？同理怎么确认例外和多周期。 上一节了解建立时间和保持时间，其实就是知道fpga的芯片的基本时钟工作。 接着上一篇了解了基本时钟，以及时钟路径之后就需要知道该怎么设置最大最小时钟延迟。 关于输入延迟   关于输入延迟，我觉得用上面的图标方式描述比较合适，文字描述还需要去理解路径，接下来对上述时钟做一个解释。 set_input_delay -clock CLKB

>>阅读原文<<