FinFET基础知识合集
1. 亚阈值摆幅
- 亚阈值摆幅(subthreshold swing)是衡量晶体管开启与关断状态之间相互转换速率的性能指标，它代表源漏电流变化十倍所需要栅电压的变化量，S越小意味着开启关断速率 ON/OFF 越快。目前，常温下SS的极限值约为60mV/dec,且难以随着器件尺寸的缩小而降低。
2. 短沟道效应
- 短沟道效应（英语： short-channel effects）是当金属氧化物半导体场效应管的导电沟道长度降低到十几纳米、甚至几纳米量级时，晶体管出现的一些效应。这些效应主要包括阈值电压随着沟道长度降低而降低、漏致势垒降低、载流子表面散射、速度饱和、离子化和热电子效应。
3. 沟道掺杂技术
- 沟道掺杂技术是制造MOSFET时所采取的一种工艺技术，就是在栅极氧化膜形成之后，在沟道区域通过离子注入技术把少量的施主或受主杂质离子（浓度为 ~ / ）注入进去，以用来调整器件阈值电压的大小，这就称为沟道掺杂；对于n-MOSFET，为了增大阈值电压，需要掺入p型杂质，为了得到耗尽型MOSFET就需要掺入n型杂质。
4. FinFET衬底
- 体硅衬底：对于双栅或三栅结构，可能存在源漏穿通问题，对于环栅结构，工艺实现困难
源漏穿通：对于双栅或者三栅体硅FinFET器件，栅的底部栅控能力会减弱，当源漏区杂质不可避免地在垂直方向扩散时，可能在栅下方形成不受栅极电势控制的子沟道，即发生源漏穿通现象，造成关断电流增加，亚阈值特性退化。
解决办法：在沟道下方采用重掺杂工艺，形成穿通阻挡层（punch through stopper）；在源漏下方形成局部埋氧隔离。
- SOI衬底：由于存在埋氧层，在SOI衬底上实现FinFET制作较容易，且源漏之间、器件之间形成自然的电学隔离，可以有效抑制漏电和避免闩锁效应。然而，SOI衬底存在高晶圆成本、高缺陷密度、自热效应等问题。二氧化硅的热导率低（大约比硅小两个数量级），SOI衬底埋氧层的存在使器件产生的热量不能快速扩散出去而在沟道积累，使器件温度升高，产生自加热效应。器件的迁移率、阈值电压、漏端电流、亚阈值斜率都会受温度的影响，由此引起器件特性的变化。
5. 典型MOSFET不同层级的剖面图
