简易计算机系统综合设计设计报告（VHDL）

简易计算机系统综合设计设计报告（VHDL） 一、设计目的 完整、连贯地运用《数字逻辑》所学到的知识，熟练掌握EDA工具基本使用方法，为学习好后续《计算机原理》课程做铺垫。其次，了解Quartus II软件的应用，学习Quartus II环境下设计CPU的基本过程，掌握CPU设计代码的含义以及CPU的工作原理，了解CPU与内存RAM间的连接数据的传输过程，学习在Quartus II环境下建立模型机的

>>阅读原文<<