cadence allegro 使用zcopy命令绘制禁止布线层

  在allegro中，使用route keepin层来划定电路板的电气元素的有效范围。在实际的pcb开发工程中，往往是由外形设计处提供一个外形规定文件（比如cad画的dxf文件等），然后电路工程师将外形规定文件导入pcb工程中。在上一篇文章cadence allegro导入dxf文件中使用outline层绘制了电路板的板框（外形）。但是很多情况下禁止布线区和板框并不相同，因此需要使用zcopy指

>>阅读原文<<