uvm_port_base学习(草稿)

在uvm_port_base中定义了此port连接port的数目,设置了m_min_size和m_max_size,同时会对其连接数量做检查. **a.**在uvm_driver中定义了uvm_seq_item_pull_port,它用来连接sequencer与sequence之间的xaction传递.uvm_seq_item_pull_port继承于uvm_port_base,通过UVM_SEQ
相关文章
相关标签/搜索