USB2.0学习笔记连载（一）：CY7C68013特性简介

  上一篇博客已经给出了整个视频板卡架构，那么对于USB接口部分须要着重理解和学习。

  对于目前来讲，如果利用FPGA去模拟USB2.0内核，难度仍是挺大的，整个状态的收发都很差控制。如今目前都在使用桥接芯片做为一个核心控制器，内部集成USB驱动、状态控制、GPIF、FIFO等，能够轻松实现相应功能。USB2.0桥接芯片有台湾的FT232H,FT2232H,还有南京沁恒的CH372B或者CH375等，还有Cypress公司的CY7C68013,笔者打算采用CY7C68013来进行USB2.0的开发。

  本篇博客是本着从硬件角度来看CY7C68013，来看一下CY7C68013内部结构和相应的特性。为制板作进一步铺垫。

  首先内部有USB2.0收发器部分，串行接口引擎（SIE），还有一个强大的8051微处理器。

  功耗较低，在任何模式下电流不会超过85mA，假设使用3.3V供电，其功耗大概也就在0.28W。

  对于8051内核，其工做频率有三种可选，这三种频率均由外部晶振24MHz经过PLL获得。

  3.3V供电。因此供电的转换能够采用 5V 转3.3V，利用经常使用的AMS1117便可。

  上图是整个内部结构。FIFO的突发速率高达96MBPS。

    封装有上述封装可选。可是对应不一样的封装又有不一样的引脚引出，以下图所示。这个就须要考虑，采用何种封装，要实现何种功能。

  支持两种信号位速率，最高达到480MBPS。

  对于给8051内核提供的晶振系统有必定要求，要求晶振24MHz（±100ppm），且两个电容容值为12pf，对走线也提出要求，为了给系统提供一个高精度晶振。

  对于上述提到的外部晶振 ±100pm的要求，笔者查阅一下资料。PPM是石英晶振的基本单位之一，表示晶振的精度和相对误差，PPM表明着百万分之一，它代表晶体的频率可能会偏离标称值多少。晶振频率是以MHZ（10的6次方）和KHZ（10的3次方）为基本单位的，标称频率10MHZ晶振的频率误差10HZ就恰好是1PPM。好比120ppm,27M的晶振,频率的偏差 = 120/100万*27M=3240Hz。

  配置信息要注意，在作EEPROM的配置时须要和ID信息一致。不然会配置不成功。

  对于上电复位和按键复位都提出要求，加电复位要保持5ms以上，这决定着t = n *RC，这个RC值的选取。好比选R = 100K， C = 10uF，能知足要求。

  CY7C68013须要软配置时，须要配置寄存芯片，这点和FPGA的配置芯片有相似功能。

供电电压，最大消耗电流，上电复位时间状况。

  手册还贴心的给出了布板的信息，笔者打算作4层板，阻抗需控制，还有就是差分信号的走线。

下一步开始作板，逆袭！！！