RTL Schematic 与 Technology Schematic的区别？

在用ISE设计FPGA电路时，对Verilog HDL语言描述的电路经过综合，得到两种不同的原理图表现形式： 由ISE的界面，可见分别为：RTL Schematic与Technology Schematic，这两者到底由什么区别呢？ 在我的博文中，凡是用Verilog HDL描述的电路，一般我都会放上这两个原理图。例如： 数字时钟计数器 来个简单的示例吧：通过仿真和综合认识T触发器（Verilog

>>阅读原文<<