FIFO生成器V2.3

1、序言web 赛琳思FIFO生成器逻辑核是应用于顺序存储和索引的先进先出的存储队列。对于全部FIFO来讲，经过配置实现以最小资源达到最大传输性能（高达350MHZ）的目的，FIFO逻辑核提供了这种最佳解决方案。用户能够根据须要设置赛琳思核生成器的结构，包括宽度、深度、状态标志、存储类型和读写端口比。 这个文档描述了FIFO生成器逻辑核的功能，详细说明了此逻辑核的接口参数，同时还定义了输入和输出信

>>阅读原文<<