FPGA数字信号截位分析和位宽设计

FPGA数字信号截位分析和位宽设计 FPGA数据在进行乘加过程中会面临这数据位宽变大的问题，然而硬件资源是有限的，需要对数据最终位宽进行设计，这就会面临着位宽的选择和如何截位的问题。 对多位数据进行截位处理，是一个从高量化精度向低量化精度的转换过程，由于量化位数的减少，产生截位误差，导致运算结果在时域上出现直流分量，频域出现由谐波失真造成的尖峰，降低了信号的无杂散动态范围。 比如：模拟信号经过16

>>阅读原文<<