【Xilinx】【Spartan6】BUFG网络上的时钟信号如何经过普通IO输出

如需转载，请将下列字段一块儿转载。 新浪海风博客http://blog.sina.com.cn/dingyunfeng网络   声明：如下内容仅指Xilinx Spartan6系列，其余FPGA并不必定适用。性能         FPGA的设计中，时钟系统的设计极其重要，一般时钟信号会使用BUFG网络减小传输延迟，提升系统性能并加强系统的稳定性。spa       在实际使用中，常常会遇到须要将某

>>阅读原文<<