negative timing check

时间 2021-01-13

标签 negative timing check 繁體版

原文原文链接

此篇是对negative timing check的个人理解，不对之处望指正. 理想情况下，带延时的时序波形满足建立时间和保持时间都为正值. 实际上一个asic_cell中除了包含触发器，还有路径延时信息，时钟和数据到达真正到达触发器的时间要加上这些路径延时；而实际检查的时候是将触发器和路径延时在一起检查的，因此这种情况便出现了negative timing check. 1.long refer

>>阅读原文<<

1. Verilog中的specify block和timing check
2. Timing Path
3. Return Negative
4. true-positive，false-positive，true-negative，false-negative差异
5. Navigation Timing API 入门
6. Hard Negative Mning
7. Negative log-likelihood function
8. Timing in C++
9. Synthesis Timing Constraints
10. timing arc 详解
更多相关文章...
• SQL CHECK 约束 - SQL 教程
• MySQL检查约束（CHECK） - MySQL教程