数字IC笔试题 ——全志科技数字前端

D异步   B、施密特触发ide C、方波code   列出全部状况A[3:0] = 4’b0000 ~ 4’b1111便可blog   rst_n为异步复位，而后在每一个clk上升沿进行触发器状态更新 input   时钟路径：0.8nsclass 数据路径：1+1.2+2.2=4.4ns     时钟周期T=4nsmodule 创建检查：数据要求最晚到达时间为 0.8+4-Tsu=4.2ns<

>>阅读原文<<