FPGA常见的警告以及处理方法

更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们 1.Found  clock-sensitive        change during        active        clock        edge at        time on register "" 原因： vector source file        中时钟敏感信号（如：数据，允许端，清零，同步加载等）在

>>阅读原文<<