数字IC必修之Verilog知识点——系统任务,综合器指令,parameter重要性,testbench规范(面试小白考试)

System Tasks $display("…",arg2,arg3,…); 打印数据 $monitor("…",arg2,arg3,…); 数据变化时才打印 $stop suspends sim when encountered $finish finishes sim when encountered $fopen(“filename”); 返回file descriptor(integer
相关文章
相关标签/搜索