Vulkanised 2018 的barrier笔记

GPU是高度并行的， 并行的读，并行的写，整个管线阶段也是并行执行的， 当对一个三角形着色时，在写到片元时，无法预测他们的顺序，所以图形管线实际上是一个一系列并行的阶段。 tiled gpu在光栅化时，每个tiled相互独立 一个tile的片元可能比之前进入的要更早着色（乱序） vertex cache miss时，vertex shaders可能重复执行，但是但是。。在到了混合阶段，写入到fra

>>阅读原文<<