电路原理图检查的十大步骤详解

最近一直在作嵌入式系统,画原理图。最后,为了保证原理图准确无误,检查原理图花费我近两周的时间,在此,把我在检查原理图方面的心得体会总结在此,供你们参考,说得不对的地方欢迎你们指出。网络

每每咱们画完电路原理图后,也知道要检查检查,但从哪些地方入手检查呢?检查原理图须要注意哪些地方呢?下面听我根据个人经验一一道来。优化

1. 检查全部的芯片封装图引脚是否有误

固然,我指的是本身画的芯片封装。我在项目中曾经把一个芯片的2个引脚画反了,致使最后制版出来后不得不跳线,这样就很难看了。设计

因此,检查与原理图前必定要从芯片的封装入手,坚定把错误的封装扼杀在摇篮中!接口

2. 使用protel的Tools->ERC电气规则检查,根据其生成的文件来排错

这个指的是protel99的ERC电气规则检查,DXP应该也会有相应的菜单能够完成这样一个检查。颇有用,它能够帮你查找出不少错误,根据它生成的错误文件,对照着错误文件检查一下你的原理图,你应该会惊叹:“我这么仔细地画图,居然还会有这么多错误啊?”音频

3. 检测全部的网络节点net是否都链接正确(重点)

通常容易出现的错误有:原理

(1) 原本两个net是应该相链接的,却不当心标得不一致,例如我曾经把主芯片的DDR时钟脚标的是DDR_CLK,而把DDR芯片对应的时钟脚标成了DDRCLK,因为名字不一致,其实这两个脚是没有链接在一块儿的。硬件

(2) 有的net只标出了一个,该net的另外一端在什么地方却忘记标出。新手

(3) 同一个net标号有多个地方重复使用,致使它们所有链接到了一块儿。经验

4. 检测各个芯片功能引脚是否都链接正确,检测全部的芯片是否有遗漏引脚,不链接的划X

芯片的功能引脚必定不要连错,例如我使用的音频处理芯片有LCLK、BCLK、MCLK三个时钟引脚,与主芯片的三个音频时钟引脚必定要一一对应,连反一个就不能工做了。总结

是否有遗漏引脚其实很容易排查,仔细观察各个芯片,看是否有没有遗漏没有链接出去的引脚,查查datasheet,看看该引脚什么功能,若是系统中不须要,就使用X把该引脚X掉。

5. 检测全部的外接电容、电感、电阻的取值是否有根据,而不是随意取值

其实新手在画原理图时,时常不清楚某些外围电阻、电容怎么取值,这时千万不要随意取值,每每这些外围电路电阻、电容的取值在芯片的datasheet上都有说明的,有的datasheet上也给出了典型参考电路,或者一些电阻电容的计算公式,只要你足够细心,大部分电阻电容的取值你都是能够找到依据的。偶尔实在找不到依据的,能够在网上搜搜其余人的设计案例或者典型链接,参考一下。总之,不要随意设置这些取值。

6. 检查全部芯片供电端是否加了电容滤波

电源端的电容滤波的重要性就不用我多说了,其实作过硬件的人都应该知道。通常状况下,电路电源输入端会引进一些纹波,为了防止这些纹波对芯片的逻辑形成太大的影响,每每须要在芯片供电端旁边加上一些0.1uf之类的电容,起到一些滤波效果,检查电路原理图时,你能够仔细观察一下是否在必要地芯片电源端加上了这样的滤波电路呢?

7. 检测系统全部的接口电路

接口电路通常包括系统的输入和输出,须要检查输入是否有应有的保护等,输出是否有足够的驱动能力等

输入保护通常有:反冲电流保护、光耦隔离、过压保护等等。

输出驱动能力不足的须要加上一些上拉电阻提升驱动能力。

8. 检查各个芯片是否有上电、复位的前后顺序要求,如有要求,则须要设计相应的时延电路

例如我项目中使用的DM6467芯片,对供电电压的上电有前后顺序要求,必须先给1.2V电源端供电,而后给1.8V电源端供电,最后给3.3V电源端供电。所以,咱们将电源芯片产生的三种电压经过一个时延芯片的处理(其实也可使用一个三极管,利用钳位电压),而后再依次输送到主芯片中。

9. 检查各个芯片的地,该接模拟地的接模拟地,该接数字地的是否接的数字地,数字地与模拟地之间是否隔开

通常处理模拟信号的芯片有:传感器芯片、模拟信号采集芯片、AD转换芯片、功放芯片、滤波芯片、载波芯片、DA转换芯片、模拟信号输出芯片等等,每每只有当系统中存在这些处理模拟信号的芯片或者电路时才会涉及模拟地和数字地。

通常芯片的接地脚该链接模拟地仍是数字地在芯片手册中都有说明,按照datasheet上链接就能够了。

10. 观察各个模块是否有更优的解决方案(可选)

其实,刚刚设计原理图初稿时,每每没有想那么多,当整个系统成型后,你每每会发现其实不少地方是能够改进能够优化的。咱们项目中的电源模块前先后后改版了4次,每过一段时间每每又发现了更好的解决方案,如今的电源方案又简洁又实用,效果也高不少,我想这就是不断改进不断优化的好处吧!

相关文章
相关标签/搜索