Verilog数组表示及初始化

这里的内存模型指的是内存的行为模型。Verilog中提供了两维数组来帮助咱们创建内存的行为模型。具体来讲，就是能够将内存宣称为一个reg类型的数组，这个数组中的任何一个单元均可以经过一个下标去访问。这样的数组的定义方式以下：数组 reg [wordsize : 0] array_name [0 : arraysize];spa       例如：orm reg [7:0] my_memory [0

>>阅读原文<<