计算机实现原理专题--自动化（六）

            目前实现的加减法器能够扩充到更高位宽的数值范围，不只能够实现连续n个数的相加减，还能够实现其中几个数的相加减，并保存相应的结果。可是还不能应对某些场景，例如须要复用中间的临时结果在目前的电路中是不支持的，由于一旦执行了store指令后，数据被保存到存储器中，而这个数不能被从新加载到累加器中。

            现做以下改进，每一个指令后新增两个字节用于记录数据的地址。例如对两数求和，原先的方式以下：

现方式的每条指令须要3个字节：

对于32位的加法运算（7A892BCDh+65A872FFh），原先的方式中数据的存储地址是不连续的：

现对于（76ABh+232Ch）可按照以下方式改进：

因为指令保存了数据的地址，所以可将指令和数据存放在同一个存储器中：

下图演示了如何将两个8位数相加，而后从结果中再减去一个8位数的RAM存储结构图：