【xilinx DDR3 初探1】用户接口刷新问题

  转载自EETOP http://bbs.eetop.cn/thread-875310-1-1.html 【背景】一年多没有写FPGA代码了,最近开始搞DDR项目,想深入研究一下DDR IP核的三个刷新接口 【平台】A7 + DDR3  【结论】结果发现这三个接口刷新与否没有本质区别,不用主动刷新此接口;IP核自己刷新就行; 【步骤】将黑金A7101的代码移植到另一块开发板上,在DDR读写结束的
相关文章
相关标签/搜索