基于AXI smartconnect的多主单从的DDR读写

基于AXI4总线的多主单从的DDR读写 前言 一、AXI smartconnect是什么？ 二、使用步骤 1.导入IP 2.注意事项 3.仿真情况 前言 由于项目后续需要实现一个多主单从的DDR读写功能，而FPGA上DDR的AXI通道只有一条，所以不得不采用AXI的IP来实现。 本文记录一下使用AXI smartconnect实现过程中的一些问题。 一、AXI smartconnect是什么？ A

>>阅读原文<<