vivado三人表决仿真

概述 下面以三人表决电路的verilog仿真来了解一下vivado软件的使用。code 编写源文件 首先能够在开始的界面经过create new project来新建工程，也能够经过file-->project-->new...来新建工程对象   点击nextblog   而后给文件起个名字，见名知意最好input   一开始咱们不须要经过程序来添加源文件，因此这个勾能够勾上it   相应器件默认

>>阅读原文<<